日前，武漢新芯對(duì)外宣布稱，基于其三維集成技術(shù)平臺(tái)的三片晶圓堆疊技術(shù)研發(fā)成功。該消息一出就有業(yè)內(nèi)人士表示，隨著這一技術(shù)的突破，武漢新芯3D芯片堆疊技術(shù)居于國際先進(jìn)、國內(nèi)領(lǐng)先的水平。
還有業(yè)內(nèi)人士指出，3D芯片堆疊是新的技術(shù)，可將存儲(chǔ)、邏輯、傳感器于一體，能夠縮小尺寸且提供性能，是朝摩爾定律的方向邁進(jìn)了一步。那么問題來了，3D芯片堆疊技術(shù)到底是什么？
3D芯片堆疊技術(shù)發(fā)展歷程
上世紀(jì)九十年代，BGA封裝（球柵陣列封裝）替代了外引腳封裝，焊料球凸點(diǎn)面陣使封裝尺寸減小，輸入和輸出端口數(shù)量增加，功能和性能增加。然而隨著封裝技術(shù)的發(fā)展，在平面方向上的封裝已經(jīng)達(dá)到了極限。
另一方面，隨著CMOS工藝的不斷發(fā)展，繼續(xù)等比例縮小的局限越發(fā)明顯，系統(tǒng)設(shè)計(jì)師們開始越來越多地轉(zhuǎn)向芯片封裝，而不是繼續(xù)依賴在單一芯片上集成更多的器件來提高性能。
在傳統(tǒng)的集成電路技術(shù)中，作為互連層的多層金屬位于2D有源電路上方，互連的基本挑戰(zhàn)是全局互連的延遲，特別隨著等比例縮小的持續(xù)進(jìn)行，器件密度不斷增加，延遲問題就更為突出。
為了避免這種延遲，同時(shí)也為了滿足性能、頻寬和功耗的要求，設(shè)計(jì)人員開發(fā)出在垂直方向上將芯片疊層的新技術(shù)，也就是三維堆疊封裝技術(shù)，該技術(shù)可以穿過有源電路直接實(shí)現(xiàn)高效互連。
另外一些組織和公司也都在積極開發(fā)基于TSV（硅通孔，through silicon via）的3D芯片技術(shù)。究其原因，是因?yàn)樵S多芯片廠商都擔(dān)心將來繼續(xù)縮減制程尺寸時(shí)，所花費(fèi)的成本難以承受，甚至不久的將來可能會(huì)被迫停止芯片制程縮減方面的開發(fā)。
隨著硅片減薄技術(shù)的成功使用，多芯片堆疊封裝的厚度幾乎與過去BGA封裝具有相同的厚度（約1.2毫米）。因此，3D芯片堆疊技術(shù)在縮小芯片尺寸的同時(shí)，還能有效地增強(qiáng)電子產(chǎn)品的功能和性能。
3D芯片堆疊技術(shù)簡介
與傳統(tǒng)的二維芯片把所有的模塊放在平面層相比，三維芯片允許多層堆疊，而過TSV用來提供多個(gè)晶片垂直方向的通信。其中，TSV是3D芯片堆疊技術(shù)的關(guān)鍵。
3D芯片堆疊結(jié)構(gòu)示意圖
3D堆疊技術(shù)是把不同功能的芯片或結(jié)構(gòu)，通過堆疊技術(shù)或過孔互連等微機(jī)械加工技術(shù)，使其在Z軸方向上形成立體集成、信號(hào)連通及圓片級(jí)、芯片級(jí)、硅帽封裝等封裝和可靠性技術(shù)為目標(biāo)的三維立體堆疊加工技術(shù)。該技術(shù)用于微系統(tǒng)集成，是繼片上系統(tǒng)（SOC）、多芯片模塊（MCM）之后發(fā)展起來的系統(tǒng)級(jí)封裝的先進(jìn)制造技術(shù)。
3D芯片技術(shù)的類別
從SiP系統(tǒng)級(jí)封裝的傳統(tǒng)意義上來講，凡是有芯片堆疊的都可以稱之為3D，因?yàn)樵赯軸上有了功能和信號(hào)的延伸，無論此堆疊是位于IC內(nèi)部還是IC外部。但是，隨著技術(shù)的發(fā)展，3D芯片技術(shù)卻有了其更新、更獨(dú)特的含義。
3D IC的初期型態(tài)，目前仍廣泛應(yīng)用于SiP領(lǐng)域，是將功能相同的裸芯片從下至上堆在一起，形成3D堆疊，再由兩側(cè)的鍵合線連接，最后以系統(tǒng)級(jí)封裝(System-in-Package，SiP)的外觀呈現(xiàn)。堆疊的方式可為金字塔形、懸臂形、并排堆疊等多種方式，參看下圖。
另一種常見的方式是將一顆倒裝焊(flip-chip)裸芯片安裝在SiP基板上，另外一顆裸芯片以鍵合的方式安裝在其上方，如下圖所示，這種3D解決方案在手機(jī)中比較常用。
在這種3D集成技術(shù)中，至少有一顆裸芯片與另一顆裸芯片疊放在一起，下方的那顆裸芯片是采用TSV技術(shù)，通過TSV讓上方的裸芯片與下方裸芯片、SiP基板通訊。如下圖所示：
下圖顯示了無源TSV和有源TSV分別對(duì)應(yīng)的2.5D和3D技術(shù)。
以上的技術(shù)都是指在芯片工藝制作完成后，再進(jìn)行堆疊形成3D，其實(shí)并不能稱為真正的3D IC 技術(shù)。這些手段基本都是在封裝階段進(jìn)行，我們可以稱之為3D集成、3D封裝或者3D SiP技術(shù)。
在SiP基板與裸芯片之間放置一個(gè)中介層（interposer）硅基板，中介層具備硅通孔（TSV），通過TSV連結(jié)硅基板上方與下方表面的金屬層。有人將這種技術(shù)稱為2.5D，因?yàn)樽鳛橹薪閷拥墓杌迨菬o源被動(dòng)元件，TSV硅通孔并沒有打在芯片本身上。如下圖所示：
目前，基于芯片制造的3D技術(shù)主要應(yīng)用于3D NAND FLASH上。東芝和三星在 3D NAND 上的開拓性工作帶來了兩大主要的 3D NAND 技術(shù)。
東芝開發(fā)了 Bit Cost Scalable(BiCS)的工藝。BiCS 工藝采用了一種先柵極方法(gate-first approach)，這是通過交替沉積氧化物(SiO)層和多晶硅(pSi)層實(shí)現(xiàn)的。然后在這個(gè)層堆疊中形成一個(gè)通道孔，并填充氧化物-氮化物-氧化物(ONO)和 pSi。然后沉積光刻膠，通過一個(gè)連續(xù)的蝕刻流程，光刻膠修整并蝕刻出一個(gè)階梯，形成互連。最后再蝕刻出一個(gè)槽并填充氧化物。如下圖所示：
三星則開發(fā)了 Terabit Cell Array Transistor (TCAT)工藝。TCAT 是一種后柵極方法( gate-last approach)，其沉積的是交替的氧化物和氮化物層。然后形成一個(gè)穿過這些層的通道并填充 ONO 和 pSi。然后與 BiCS 工藝類似形成階梯。最后，蝕刻一個(gè)穿過這些層的槽并去除其中的氮化物，然后沉積氧化鋁(AlO)、氮化鈦(TiN)和鎢(W)又對(duì)其進(jìn)行回蝕(etch back)，最后用塢填充這個(gè)槽。如下圖所示：
3D NAND目前已經(jīng)能做到64層甚至更高，其產(chǎn)量正在超越 2D NAND，而且隨著層數(shù)的進(jìn)一步擴(kuò)展，3D NAND還能繼續(xù)將摩爾定律很好地延續(xù)。
TSV——層間互連技術(shù)
上文提到，在3D芯片堆疊技術(shù)當(dāng)中，TSV是其關(guān)鍵，那TSV到底又是什么呢？
TSV（through silicon via），中文為硅通孔。TSV通過再芯片與芯片之間、晶圓與晶圓之間制作垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連，能夠使三維方向堆疊的密度最大，外形尺寸最小，并且大大改善芯片速度和降低功耗。
采用TSV技術(shù)堆疊的器件
TSV與目前應(yīng)用于多層互連的通孔有所不同。一方面，TSV通孔的直徑通常僅為1-100Lm（光通量的物理單位），深度10-400Lm，為集成電路或其他多功能器件高密度混合集成提供可能；另一方面，它們不僅需要穿透組成疊層電路的各種材料，還需要穿透很厚的硅襯底，因此對(duì)通孔的刻蝕機(jī)技術(shù)具有較高的要求。
3D TSV互連概念模型
上圖是一個(gè)3D TSV互連的概念模型，TSV是利用垂直硅通孔完成芯片互連的方法，由于連接距離更短、強(qiáng)度更高，它能實(shí)現(xiàn)更薄更小而性能更好、密度更高、尺寸和重量明顯減小的封裝。同時(shí)還能用于異種芯片之間的互連。
根據(jù)通孔制作的時(shí)間不同，3D TSV通孔集成方式可以分為四類：
1.先通孔工藝，即在CMOS制程之前完成硅通孔制作。先通孔工藝中的盲孔需電鍍絕緣層并填充導(dǎo)電材料，通過硅晶圓減薄，使盲孔開口形成與背面的連接。
2.中通孔工藝，即在CMOS制程和后段制程（BEOL）之間制作通孔。
3.后通孔工藝，即在BEOL完成之后再制作通孔，由于先進(jìn)行芯片減薄，通孔制成后即可與電路相連。
4.鍵合后通工藝，即在硅片減薄、劃片之后再制作TSV。
圓片上通孔制造是TSV技術(shù)的核心，目前，鉆蝕TSV技術(shù)主要有兩種，一種是干法刻蝕或稱博世刻蝕，另一種是激光刻蝕。博世工藝為MEMS工藝而開發(fā)，快速地在去除硅的SF6等離子刻蝕和實(shí)現(xiàn)側(cè)壁鈍化的C4F8等離子沉積步驟之間循環(huán)切換。下圖為南京電子器件所（NEDI）利用博世工藝制作的TSV硅通孔。
NEDI研制的3D TSV通孔
激光技術(shù)作為一種不需掩膜的工藝，避免了光刻膠涂布、布刻曝光、顯影和去膠等工藝步驟，三星在存儲(chǔ)器疊層中采用了這一技術(shù)。激光加工系統(tǒng)供應(yīng)商Xsil公司（愛爾蘭）為TSV帶來了另一種解決方案，Xsil稱激光鉆孔工藝首先應(yīng)用到低密度閃存及CMOS傳感器中，隨著工藝及生產(chǎn)能力的提高，將會(huì)應(yīng)用到DRAM中。
TSV被許多半導(dǎo)體廠和研究機(jī)構(gòu)認(rèn)為是最有前途的封裝方法，世界上50%以上的廠商都參與3D TSV互連相關(guān)方面的研究。其中，以三星，SK海力士等為首的企業(yè)在積極推廣可將3D TSV的計(jì)劃。此外，英特爾、臺(tái)積電、格芯、高通、安森美、惠普、IBM、聯(lián)電、紐約州立大學(xué)等都有在研究3D芯片堆疊技術(shù)。
3D芯片堆疊技術(shù)應(yīng)用及行業(yè)影響
如今，3D芯片堆疊技術(shù)在一些設(shè)備中已經(jīng)有總領(lǐng)性的作用。從第一代開始，Apple Watch就是由最先進(jìn)的3D堆疊式芯片封裝之一驅(qū)動(dòng)。在該智能手表中，30種不同的芯片密封在一個(gè)塑料包層里面。為了節(jié)省空間，存儲(chǔ)芯片堆疊在邏輯電路上面。如果沒有采用芯片堆疊技術(shù)，該手表的設(shè)計(jì)就無法做到如此緊湊。
英偉達(dá)硬件工程高級(jí)副總裁布萊恩·凱萊赫表示，公司針對(duì)AI打造的Volta微處理器的運(yùn)作也運(yùn)用了3D堆疊技術(shù)。通過直接在GPU上面堆疊八層的高頻寬存儲(chǔ)器，這些芯片在處理效率上創(chuàng)造了新的記錄。“我們?cè)陔娏ι鲜鞘芟薜?，我們能夠從存?chǔ)系統(tǒng)騰出的任何電力，都可以用在計(jì)算上。”凱萊赫如是說。
芯片堆疊也帶來了一些全新的功能。有的手機(jī)攝像頭將圖像傳感器直接疊加在處理圖像的芯片上面，額外的速度意味著它們能夠?qū)φ掌M(jìn)行多次曝光，并將其融合在一起，在昏暗的場景里捕捉到更多的光線。
由此可見，3D芯片堆疊技術(shù)的應(yīng)用市場非常大，一旦全面投入市場，將極大的提升計(jì)算機(jī)芯片性能?？梢哉f，3D芯片堆疊技術(shù)是一個(gè)趨勢和必然，日后會(huì)越來越普通。
結(jié)語：
半導(dǎo)體業(yè)晶圓制程即將達(dá)到瓶頸，也就代表摩爾定律可能將失效。在晶圓制程無法繼續(xù)微縮下，封測業(yè)將暫時(shí)以系統(tǒng)級(jí)封裝等技術(shù)將芯片做有效整合，提高芯片制造利潤，挑起超越摩爾定律的角色。
中國臺(tái)灣半導(dǎo)體協(xié)會(huì)理事長盧超群指出，未來半導(dǎo)體將要做3D垂直堆疊，全球半導(dǎo)體產(chǎn)業(yè)未來會(huì)朝向類摩爾定律成長。封測業(yè)人士指出，目前不論是在邏輯芯片上抑或是NAND Flash上，都需要3D堆疊技術(shù)，才能讓芯片效益發(fā)揮最大化，也才能達(dá)到輕薄短小的程度。從這一點(diǎn)上看，武漢新芯基于其三維集成技術(shù)平臺(tái)的三片晶圓堆疊技術(shù)研發(fā)成功，確實(shí)代表了芯片未來方向。
